PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10178589 A

(43) Date of publication of application: 30.06.98

(51) Int. CI

H04N 5/335 H01L 27/146

(21) Application number: 08353994

(22) Date of filing: 18.12.96

(71) Applicant:

NIKON CORP

(72) Inventor:

KATO YOICHI

(54) SOLID-STATE IMAGE PICKUP DEVICE


(57) Abstract:

PROBLEM TO BE SOLVED: To attain proper image pickup even in the moving image pickup mode and the continuous image pickup mode by the solid-state image pickup device that is used by an electronic still camera or the like and resets a light receiving element in a short time.

SOLUTION: The solid-state image pickup device employs amplifier type pixels, each of which has a light receiving element PDij, an amplifier element QAij that amplifies signal charges stored in the light receiving element, a transfer element that transfers the signal charges stored in the light receiving element to a control electrode of the amplifier element, and a reset element QRSTij that resets the charges of the control electrode of the amplifier element, and the solid-state image pickup device is provided with a plurality of the pixels 1 arranged in 2-dimension and with scanning circuits 5, 9 to read sequentially the signal selected and obtained from the pixels. The scanning circuit 5 selects any of a plurality of the pixels 1, the reset element QRSTij of the selected pixel 1 is inactivated and the transfer element QTij is activated to transfer

the charges in the light receiving element PDij to the control electrode of the amplifier element QAij thereby resetting the charges in the light receiving element.

COPYRIGHT: (C)1998,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-178589

(43)公開日 平成10年(1998) 6月30日

(51) Int.Cl.6	.*	識別記号	FI		
H04N	5/335		H 0 4 N	5/335	F
					Z
H01L	27/146		H01L	27/14	Α

審査請求 未請求 請求項の数6 FD (全 11 頁)


(21)出願番号	特顏平8-353994	(71)出願人	000004112
			株式会社ニコン
(22)山願日	平成8年(1996)12月18日	•	東京都千代山区丸の内3丁目2番3号
		(72)発明者	加藤洋一
•			東京都千代田区丸ノ内3 1 目2番3号 株
			式会社ニコン内
		(7A) (PAH I	小姐 司· 孙内 娄阳


(54) 【発明の名称】 固体撮像装置

(57)【要約】

【課題】 電子スチルカメラなどに使用され、短時間で受光素子のリセットを行ない動画および連続撮影モードでも的確な撮像を可能にする。

【解決手段】 増幅型の画素を使用した固体撮像装置である。各々受光素子PDijと該受光素子に蓄積された信号電荷を増幅する増幅素子QAijと受光素子に蓄積された信号電荷を増幅素子の制御電極に転送する転送素子QTijと増幅素子の制御電極の電荷をリセットするりセット素子QRSTijを有し2次元状に配列された複数の画素1と、該画素を順次選択して得られた信号を順次読み出すための走査回路5,9とを備えている。前記走査回路5によって複数の画素を選択し、選択した複数の画素においてリセット素子QRSTijをオフとしかつ転送素子QTijをオンとして受光素子PDijの電荷を増幅素子QAijの側御電極に転送することにより受光素子の電荷をリセットする。





【請求項1】 各々光信号を電荷に変換し蓄積する受光素子と該受光素子に蓄積された信号電荷を増幅する増幅素子とを備え2次元状に配列された複数の画素と、前記画素を順次選択することにより前記信号電荷を増幅して得られた信号を順次説出すための走査回路とを具備する固体撮像装置において、

前記走査回路によって複数の画案を選択し、選択した複数の画素において前記増幅素子の制御電極をフローティング状態として前記受光素子の電荷を前記増幅素子の制御電極に転送することにより受光素子のリセットを行なうことを特徴とする固体撮像装置。

【請求項2】 各々光信号を電荷に変換しかつ蓄積する 受光素子と該受光素子に蓄積された信号電荷を増幅する 増幅素子と前記受光素子に蓄積された信号電荷を前記増 個素子の制御電極に転送する転送素子と前記増幅素子の 制御電極の電荷をリセットするリセット素子とを有し行 および列方向に2次元状に配列された複数の画素と、前 配画素を順次選択して前記信号電荷を増幅して得られた 信号を順次読出すための走査回路とを具備する固体撮像 装置において、

前記走査回路によって複数の画素を選択し、選択した複数の画素において前記リセット素子をオフとしかつ前記 転送素子をオンとして前記受光素子の電荷を前記増幅案 子の制御電極に転送することにより受光素子の電荷をリ セットすることを特徴とする固体撮像装置。

【請求項3】 前記受光素子のリセットは暗状態で前記受光素子の蓄積電荷を前記増幅素子の制御電極に転送することによって行なうことを特徴とする請求項2に記載の固体撮像装置。

【請求項4】 前記走査回路によって前記受光素子の蓄積電荷を行単位で前記増幅素子の制御電極に転送することによって順次全画素につきリセットを行なうことを特徴とする請求項2または3に記載の固体撮像装置。

【請求項5】 前記受光素子を行ごとに暗状態で全画素につき順次リセットを行なった後、被写体の画像光を撮像し、各列の画素の信号を行単位で並列に読出すとともに、並列に読出した行単位の画素の信号を順次直列的に出力することを特徴とする請求項2~4のいずれか1項に記載の固体撮像装置。

【請求項6】 各々光信号を電荷に変換しかつ蓄積する 受光素子と、一該受光素子に蓄積された信号電荷を増幅す る増幅素子と、「前記受光素子に蓄積された信号電荷を前 記増幅素子の制御電極に転送する転送素子と、前記増幅 案子の制御電極の電荷をリセットするリセット素子とを 具備し、行および列方向に2次元状に配置された複数の 囲素と、

前記各列に配置された画素がそれぞれ共通に接続された。 複数の垂直読出し線と、

前記画素を行ごとに選択する垂直走査回路と、

前記複数の垂直読出し線からの読出し信号を順次行方向 に走査して各行ごとの時系列的な信号を順次読出すため の水平走査回路と、

を具備し、暗状態を前記垂直走査回路により前記画素を 行ごとに選択し、選択した行の画素において、前記リセーット素子をオフとしかつ前記転送素子をオンとして前記 受光素子の電荷を前記増幅素子の制御電極に転送することにより受光素子の電荷をりセットし、

該リセットの後に被写体の画像光の撮像を行ない、前記 垂直走査回路により前記画素を行ごとに選択し、選択行 の画素の信号を前記垂直読出し線に出力し、かつ前記水 平走査回路により各垂直読出し線からの信号を順次時系 列的に出力することを特徴とする固体撮像装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、固体撮像装置に関し、例えば電子スチルカメラなどに使用され、短時間で画素の初期化を行い撮像当初から完全な画像を得ることができるようにして、動画および連続撮影モードでも好適に使用可能な固体撮像装置に関する。

[0002]

【従来の技術】図5は、画素として増幅型の受光素子を使用した従来の団体撮像装置の概略の構成を示す。同図では説明の簡略化のため画素が3行×3列のマトリクス状に配列された2次元イメージセンサの例を示している。

【0003】各画素としては、受光素子であるフォトダイオードPDij、接合型電界効果トランジスタ(JFET)からなる増幅素子QAij、フォトダイオードPDijの電荷を増幅素子QAijのゲートに転送するためのMOSトランジスタからなる転送用スイッチQTij、および増幅素子QAijのゲート電極を所定の電圧に設定するためのMOSトランジスタからなるリセットスイッチQRSTijを備えて構成されている。なお、ここでi=1,2,3、かつj=1,2,3である。

【0004】各画素1の増幅素子QAijの内、垂直方向すなわち列方向に配置された画素の増幅素子QAijのソースは各列の列ラインLVjに共通に接続され、各列の列ラインLVjはそれぞれ列ごとに設けられた定電流源CSVjに接続されている。各定電流源CSVjは増幅素子QAijをソースフォロアとして動作させたときの負荷となる。各定電流源CSVjの他端は共通に所定の電源VEEに接続されている。

【0005】各画素1のフォトダイオードPDijのカソードは共通に所定の電源VDDに接続され、アノードは対応する転送用スイッチQTijのソースに接続されている。転送用スイッチQTijのドレインは増幅素子QAijのゲートおよびリセットスイッチQRSTijのソースに接続されている。各転送用スイッチQTijのゲートは行ごとに共通に垂直走査回路(VSR)5に

接続され、第1の垂直走査信号**φTRiを**受けるよう構成されている。

【0006】リセットスイッチQRSTijのゲートは <u>全画素共通に</u>制御信号 ØPGに接続され、ドレインは各 行ごとに共通に垂直走査回路5に接続され、各行ごとに 第2の垂直走査信号 ØRDiが供給されるよう構成され ている。

【0007】各増幅素子QAijのドレインは共通に前記フォトダイオードPDijのアノードと同じ電源VDDに接続されている。なお、垂直走査回路(VSR)5は、後に詳細に説明するようにクロックパルスゆCKVを加えるごとにスタートパルスゆSTVが内部のシフトレジスタ1段分ずつ順次転送され前記第1の垂直走査信号のTRiおよび第2の垂直走査信号のRDiを出力するものである。

【0008】図5の固体撮像装置において、各列ライン LVjの他端はそれぞれの転送用スイッチQTCj(j=1,2,3)を介してそれぞれの水平出力用トランジスタQHjのドレインに接続されている。各水平出力用トランジスタQHjのソースは共通の水平出力線HOU Tに接続されている。該水平出力線HOUTは撮像信号を外部に供給するためのビデオ出力端子に接続されている。

【0009】各転送用トランジスタQTCjのソースはそれぞれの容量CTjを介して設置されている。各列の転送用トランジスタQTCjのゲートは共通に接続され、転送パルスφTが供給できるよう構成されている。 【0010】また、水平出力用トランジスタQHjの各ゲートは水平走査回路(HSR)9の各回路段の出力に

接続されている。水平走査回路 9 も前記垂直走査回路 5 と同様に内部にシフトレジスタを備えている。このシフトレジスタも、前記垂直走査回路 5 の場合と同様に、クロックバルス Ø C K H を加えるごとに水平スタートバルス Ø S T H のデータを順次 1 段分ずつシフトし、各水平出力用トランジスタ Q H j を順次制御するための水平走査信号を出力する。

【0011】図6は、図5の固体撮像装置における垂直走査回路5および水平走査回路9に使用されるシフトレジスタの構成例を示す。図6のシフトレジスタはCMOSプロセスを使用して作成され、クロックバルスによって順次活性化される、いわゆるクロックドインバータを使用した例を示している。図6のシフトレジスタは、正の電源電圧VDDと負の電源電圧VSSとの間に直列接続された2個のPMOSトランジスタP11およびP12と2個のNMOSトランジスタN12およびN11によって1段目のクロックドインバータを構成している。PMOSトランジスタP13,P14およびNMOSトランジスタN14,N13が2段目のクロックドインバータを構成し、PMOSトランジスタP15,P16およびNMOSトランジスタN16,N15で3段目のク

ロックドインパータを構成し、PMOSトランジスタP 17,P18およびNMOSトランジスタN18,N1 7で4段目のクロックドインパータを構成し、以下同様 に後続の回路段が構成される。

【0012】各回路段のクロックドインバータにおいて、中央に位置するPMOSトランジスタとNMOSトランジスタ、例えば1段目ではP12とN12、はそれぞれCMOSインバータを構成している。各CMOSインバータと電源VDDおよびVSSとの間に接続されたトランジスタ、例えば1段目ではP11とN11、は前記CMOSインバータを活性化させるための制御用トランジスタである。

【0013】これらの制御用トランジスタの内、PMOSトランジスタP11、P15、…およびNMOSトランジスタN13、N17、…のゲートにはクロックバルス Ø C K が供給されている。また、PMOSトランジスタN11、N15、…にはクロックバルス Ø C K を インバータINV11で反転した信号が供給されている。

【0014】スタートパルス Ø S T は 1 段目の C M O S インパータを構成する各トランジスタ P 12 および N 12 のゲートに供給されている。1 段目の C M O S インパータの出力は 2 段目の C M O S インパータの入力、すなわちトランジスタ P 14 および N 14 のゲートに接続され、2 段目の C M O S インパータの人力に接続され、3 段目の C M O S インパータの出力は 4 段目の C M O S インパータの人力に接続され、以下順次同様に接続されている。

【0015】図6のシフトレジスタにおいては、例えば PMOSトランジスタP11とNMOSトランジスタN 11が共にオンであるとすると、PMOSトランジスタ P12とNMOSトランジスタN12で構成されるCM OSインバータ回路は動作可能であり、これを活性状態という。逆にPMOSトランジスタP11とNMOSトランジスタN11が共にオフであるとすると、PMOSトランジスタP12とNMOSトランジスタN12で構成されるCMOSインバータ回路は動作せず、不活性状態となる。

【0016】図6のシフトレジスタの各回路段はクロックドインパータ2段1組で構成されており、2段のクロックドインパータの内一方が活性状態にあるときは他方は不活性状態になるように制御する。そして、不活性状態にあるクロックドインバータは寄生容量でデータを保持するように動作させて、クロックパルスφCKを加えるごとに入力データがシフトレジスタ1段分ずつ順次転送される。各回路段のクロックドインパータの出力は出力S11,S12,…から取り出される。従って、このようなシフトレジスタは、入力に適切なスタートパルスφSTを加えることにより固体撮像素子の垂直走査回路および水平走査回路として使用することができる。



【0017】次に、以上のような構成を有する固体撮像 装置の動作を図7を参照して説明する。図7は、このよ うな固体撮像装置が1例として動画モードで使用された 場合の動作を示し、画素の初期化またはリセットを行わ ずに被写体画像の撮像が行われる。

【0018】図5の個体撮像装置において信号の読出しを行う場合には、垂直走査回路5に供給される垂直スタートパルスφSTVをハイにすると共に、垂直ケロック信号φCKVを加えて垂直走査回路5のシフト動作を行わせる。そして、リセット側御信号φPGにより全画素のリセットスイッチQRSTijをオンにする。また、選択された行に対しては第2の垂直走査信号φRDiの電圧を各画素の増幅素子QAijがオンになって活性化する電圧VGHとし、非選択画素に対しては増幅素子QAijがカットオフする電圧VGLとする。

【0019】この状態で前記制御信号 ØP Gをオフにする。前記制御信号 ØP Gをオフにしても増幅素子AQijのゲート浮遊容量によって該増幅素子QAijのゲート電圧は同じ値に保持される。従って、リセット制御信号 ØP Gにより全画素のリセットスイッチ QR S Tをオフにした後に、垂直走査回路5からの第1の垂直走査信号 ØT Riにより選択された行の画素の転送素子 QTijをオンにする。これによって、フォトダイオードPDijに蓄積されていた信号電荷が増幅素子 QAijのゲート電圧が信号に対応して変化する。このようなゲート電圧を増幅素子QAijをソースフォロアとして動作させて垂直読出し線LVjに行単位で順次出力する。

【0020】そして、各列ラインLVjに接続された説出しゲートトランジスタQTCjを転送パルスφTによってオンとし、前記垂直読出し線LVjに出力された読出し電荷をそれぞれの列の蓄積容量CTjに充電する。また、水平走査回路9においても、水平スタートパルスφSTHをハイレベルとし、かつ水平クロック信号φCKHを加えることによりシフト動作を行わせる。これによって、各列の水平読出し川スイッチ素子QHjが順次オンとされて各列の読出し信号が蓄積容量CTjから水平出力ラインHOUTに供給されビデオ出力端子から外部に供給される。

[0021]

【発明が解決しようとする課題】しかしながら、以上のような従来の固体撮像装置においては、画素の初期化を行わずに被写体画像の撮像および読出しが行われるため、読出し開始当初の読出し映像信号は撮像開始時点における画素に残留している電荷を含むものとなり、所望の被写体の画像を高い信号対雑音比で得ることができなかった。このため、固体撮像装置を電子スチルカメラに使用し、動画および連続撮影モードで撮像する場合には、各撮像開始時点で撮像信号の始めの部分を捨て必要な部分のみを抜き取ることなどにより間欠的な撮像を行

う必要があった。このため、高速度の動画モードおよび 連続撮影モードの撮像は不可能となり、あるいは高速度 で動画モードおよび連続撮影モードの撮像を行った場合 には、高品質の撮像を行うことはできなかった。

【0022】本発明の目的は、前述の従来例における問題点に鑑み、固体撮像装置において、短時間で全画素の初期化を行うことが可能であり、スチルカメラとして利用した場合でも撮像当初から的確な撮像を行うことができるようにすることにある。

【0023】本発明の他の目的は、電子スチルカメラなどに使用される固体撮像装置において、短時間で全画素の初期化を行うことができ、動画モードおよび連続撮影モードで使用した場合にも高速度の撮像ができるようにすることにある。

[0024]

【課題を解決するための手段】上記目的を達成するため、本発明の第1の態様によれば、各々光信号を電荷に変換し蓄積する受光素子と該受光素子に蓄積された信号電荷を増幅する増幅素子とを備え2次元状に配列された複数の画素と、前記画素を順次選択することにより前記信号電荷を増幅して得られた信号を順次読出すための走査回路とを具備する固体撮像装置において、前記走査回路によって複数の画素を選択し、選択した複数の画素において前記増幅素子の側御電極をフローティング状態として前記受光素子の電荷を前記増幅素子の側御電極に転送することにより受光素子のリセットを行なうことを特徴とする。

【0025】このような構成では、走査回路によって選 択された複数の画素において、受光素子の電荷を、フロ ーティング状態とした増幅素子の制御電極に転送しかつ___ 該増幅素子を介して排出することにより受光素子のリセ ットを行う。従って、被写体画像の撮像を行う前にこの ような受光素子のリセットを行えば、撮像を開始した当 初から有効な撮像信号を的確に得ることができ、例えば 電子スチルカメラにおいて動画モードあるいは連続撮影 モードで固体撮像素子を使用した場合にも、各コマの撮 像信号として高品質の信号を的確に得ることができる。 また、撮像開始時から有効な画像信号を得ることができ るから、撮像動作を高速度で行うことができ、動画モー ドあるいは連続撮影モードの撮像速度を高速化すること ができる。さらに、受光素子のリセットは複数の画素を 選択して行うから、受光素子のリセット動作も高速度で 行われ、撮像開始のタイミングが遅れることもなくな

【0026】本発明の第2の態様では、各々光信号を電荷に変換しかつ蓄積する受光素子と該受光素子に蓄積された信号電荷を増幅する増幅素子と前記受光素子に蓄積された信号電荷を前記増幅素子の制御電極に転送する転送素子と前記増幅素子の制御電極の電荷をリセットするリセット素子とを有し行および列方向に2次元状に配列

された複数の画素と、前記画素を順次選択して前記信号 電荷を増幅して得られた信号を順次説出すための走査回 路とを具備する固体撮像装置において、前記走査回路に よって複数の画素を選択し、選択した複数の画素におい て前記リセット素子をオンとしかつ前記転送素子をオン として前記受光素子の電荷を前記増幅素子の制御電極に 転送することにより受光素子の電荷をリセットすること を特徴とする。

【0027】このような構成では、画素として前記受光素子と、前記増幅素子と、前記転送素子と前記りセット素子とを有する固体撮像装置において、受光素子の電荷を的確に前記増幅素子に逃がすことができ、効果的に受光素子の電荷をリセットできる。このような第2の態様に係わる固体撮像装置においても、前記第1の態様に係わる固体撮像装置と同様の作用効果が得られる。

【0028】また、この場合、前記受光素子のリセットは暗状態で受光素子の蓄積電荷を前記増幅素子の制御電極に転送することによって行うと好都合であり、これによって受光素子に残留している電荷が少ない状態で受光素子の蓄積電荷を増幅素子を介して排出することができ、極めて確実かつ完全なリセット動作を行うことができる。なお、暗状態で受光素子のリセットを行うためには、一例として電子スチルカメラに設けられた光学的シャッタを閉じた状態で受光素子のリセットを行えばよい。光学的シャッタとしては機械的なものあるいは液晶などを使用したものが使用できる。

【0029】また、前記走査回路によって前記受光素子の蓄積電荷を行単位で前記増幅累子の制御電極に転送することによって順次全画素につきリセット動作を行うと好都合である。走査回路は、通常の撮像信号の読出しの際にも、受光素子を行単位で選択して読出し動作を行わせるから、このようなリセット動作も行単位で行うことにより、走査回路の構成を簡略化し、かつ効率よく画素のリセットを行うことができる。

【0030】さらに、前記受光素子を行ごとに暗状態で 全画素につき順次リセットを行った後、被写体の画像光 を撮像し、各列の画素の信号を行単位で並列に読出すと 共に、並列に読出した行単位の画素の信号を順次直列的 に出力すると好都台である。

【0031】この場合も、共通の走在回路を使用して両素のリセットのための行ごとの選択および画素の読出しのための行ごとの選択を行うことができ、走在回路などの構成が複雑化することはなくなる。また、画素のリセットを行ごとに全画素につき行った後、行単位の画素の信号を直列的に読出すことなく、撮像動作に入るから、極めて迅速に画素のリセットおよび彼写体の画像光の撮像動作を行うことが可能になる。

【0032】本発明の第3の態様では、各々光信号を電荷に変換しかつ蓄積する受光素子と、該受光素子に蓄積された信号電荷を増幅する増幅素子と、前記受光素子に

蓄積された信号電荷を前記増幅素子の制御電極に転送す る転送素子と、前記増幅素子の制御電極の電荷をリセッ トするリセット素子とを具備し、行および列方向に2次 元状に配置された複数の画素と、前記各列に配置された 画素がそれぞれ共通に接続された複数の垂直読出し線 と、前記画素を行ごとに選択する垂直走査回路と、前記 複数の垂直読出し線からの読出し信号を順次行方向に走 査して各行ごとの時系列的な信号を順次読出すための水。 平走査回路とを具備し、暗状態で前記垂直走査回路によ り前記画素を行ごとに選択し、選択した行の画素におい て、前記リセット素子をオフとしかつ前記転送素子をオ ンとして前記受光素子の電荷を前記増幅素子の制御電極 に転送することにより受光素子の電荷をリセットし、該 リセットの後に被写体の画像光の撮像を行ない、前記垂 直走在回路により前記画素を行ごとに選択し、選択行の 画素の信号を前記垂直読出し線に出力し、かつ前記水平 走査回路により各垂直読出し線からの信号を順次時系列 的に出力することを特徴とする固体撮像装置が提供され

【0033】このような構成においても、前記第1および第2の態様に係わる固体撮像装置と同様の効果が得られる。すなわち、前記垂直走在回路により画素を行ごとに選択して受光素子の電荷をリセットし、その後被写体の画像光の撮像を行い、垂直走在回路および水平走在回路を使用して順次撮像信号の読出しを行うことができ、撮像の前に短時間で全画素の初期化を行うことができ、動画モードおよび連続撮影モードなどにおいて、各コマの撮像信号を高品質かつ的確に得ることができる。また、各コマの撮像信号を高速度で得ることができるため、間欠的な撮像を行う場合にも極めて早いピッチで撮像を行うことが可能になる。また、従来のように画像信号の一部を捨てるなどの作業が不要となり、省電力かつ高品質の撮像が行われる。

[0034]

【発明の実施の形態】以下、図面を参照して本発明の一実施形態に係わる固体撮像装置につき説明する。図1は、本発明の一実施形態に係わる固体撮像装置の概略の構成を示し、2次元イメージセンサとして構成した場合の例を示している。図1の固体撮像装置は、被写体画像の撮像に先立ち垂直走査回路5などを使用した画素のリセット動作が行なわれる点を除き前記図5に示した固体撮像装置と同じである。したがって、装置構成もリセット動作に関連する部分を除き図5の装置と同じ構成でよい。

【0035】図1の固体撮像装置は、行および列からなる2次元マトリクス状に配置された複数の画素1を有する画素部3と、垂直走査回路5と、水平読み出し部7と、水平走査回路9とを備えている。また、各部に供給する制御パルスおよびクロックパルスなどを供給するための図示しない制御回路が設けられている。各画素1



は、図5に示されるように、受光素子であるフォトダイオードPDij、接合型電界効果トランジスタ(JFET)からなる増幅素子QAij、フォトダイオードPDijの電荷を増幅素子QAijのゲートに転送するためのMOSトランジスタからなる転送素子QTij、および増幅素子QAijのゲート電極を所定の電圧に設定するためのMOSトランジスタからなるリセットスイッチQRSTijから構成されている。なお、ここでi=1,2,3、かつj=1,2,3である。

【0036】各画素1の増幅素子QAijの内、垂直方向すなわち列方向に配置された画素の増幅素子QAijのソースは各列の列ラインLVjに共通に接続され、各列の列ラインLVjはそれぞれ列ごとに設けられた定電流源CSVjに接続されている。各定電流源CSVjは増幅素子QAijをソースフォロアとして動作させたときの負荷となる。各定電流源CSVjの他端は共通に所定の電源VEEに接続されている。

【0037】各画素1のフォトダイオードPDijのカソードは共通に所定の電源VDDに接続され、アノードは対応する転送用スイッチQTijのソースに接続されている。転送用スイッチQTijのドレインは増幅素子QAijのゲートおよびリセットスイッチQRSTijのソースに接続されている。各転送用スイッチQTijのゲートは行ごとに共通に垂直走査回路(VSR)5に接続され、第1の垂直走査信号φTRiを受けるよう構成されている。

【0038】リセットスイッチQRSTijのゲートは 全画素共通に制御信号 ØPGに接続され、ドレインは各 行ごとに共通に垂直走査回路5に接続され、各行ごとに 第2の垂直走査信号 ØRDiが供給されるよう構成され ている。

【0039】各増幅素子QAijのドレインは共通に前記フォトダイオードPDijのアノードと同じ電源VDDに接続されている。なお、垂直走査回路(VSR)5は、後に詳細に説明するようにクロックパルスゆCKVを加えるごとにスタートパルスゆSTVが内部のシフトレジスタ1段分ずつ順次転送され前記第1の垂直走査信号のTRiおよび第2の垂直走査信号のRDiを出力するものである。

【0040】また、各列ラインLVjの他端はそれぞれの転送用スイッチQTCj(j=1,2,3)を介してそれぞれの水平出力用トランジスタQHjのドレインに接続されている。各水平出力用トランジスタQHjのソースは共通の水平出力線HOUTに接続されている。該水平出力線HOUTは撮像信号を外部に供給するためのビデオ出力端子に接続されている。

【0041】各転送川トランジスタQTCjのソースはそれぞれの容量CTjを介して設置されている。各列の転送川トランジスタQTCjのゲートは共通に接続され、転送パルスφTが供給できるよう構成されている。

【0042】また、水平出力用トランジスタQHjの各ゲートは水平走査回路(HSR)9の各回路段の出力に接続されている。水平走査回路9も前記垂直走査回路5と同様に内部にシフトレジスタを備えている。このシフトレジスタも、前記垂直走査回路5の場合と同様に、クロックパルスめCKHを加えるごとに水平スタートパルスめSTHのデータを順次1段分ずつシフトし、各水平出力用トランジスタQHjを順次制御するための水平走査信号を出力する。

【0043】このような構成のうち、水平走査回路9は、図5の個体撮像装置と同様に図6に示されるシフトレジスタによって構成することができる。

【0044】垂直走査回路5は、イニシャライズリセッ トを可能にするため、例えば図2に示されるシフトレジ スタ圓路を備えて構成される。図2に示されるシフトレ ジスタ回路は、前記図6に示したシフトレジスタ回路に さらにANDゲートAND21, AND22, …および ORゲートOR21、…を追加したものである。シフト レジスタ本体部の各PMOSトランジスタP21、P2 2, P23, …, P28, …は図6のPMOSトランジ スタP11, P12, P13, …, P18, …と同じも のでよい。また、図2のNMOSトランジスタN21, N 2 2, N 2 3, …, N 2 8 … は図 6 の N M O S トラン ジスタN11, N12, N13, ..., N18, ...とそれ ぞれ同じものでよい。また、図2のインパータINV2 1は図6のインバータINV11と同じものでよい。こ れらのPMOSトランジスタおよびNMOSトランジス タならびにインパータINV21の接続は図6と同じで

【0045】図2の回路では、ANDゲートAND21の一方の入力は第1の回路段の出力、すなわちPMOSトランジスタP24のドレインとNMOSトランジスタ24のドレインとの接続点に接続されている。また、ANDゲートAND21の他方の入力はクロックバルス のCKが供給される。また、第2のANDゲートAND22の一方の端子は第2段目の回路段の出力、すなわちPMOSトランジスタP28のドレインとNMOSトランジスタN28のドレインとの接続点に接続され、他方の入力はクロックバルスのCKを受ける。以下図示しないANDゲートについても同様に接続される。

【0046】また、ORゲートOR21の一方の入力はシフトレジスタの第2の回路段を構成する人力側のインバータの出力、すなわちPMOSトランジスタP26のドレインとNMOSトランジスタN26のドレインとの接続点に接続され、他方の人力はクロックバルスφCKを受ける。以下、図示しない後段のORゲートについても同様に接続される。

【0047】ANDゲート21の出力S21は図5の回路における信号 ØRD1を供給し、ANDゲート22の出力S22は第2行目の信号 ØRD2を供給し、以下同

様である。また、図2のORゲート21の出力S23は図5の固体撮像装置における信号のTR1を出力し、以下向様である。図3は、図2のシフトレジスタ回路の各部の信号波形を示す。図3に示すようなクロックバルスのCKおよびスタートバルスのSTを図2のシフトレジスタ回路に入力すると、前記図6のシフトレジスタに関して説明したように、各回路段の出力S11,S12としてスタートバルスのSTがシフトレジスタ1段分ずつ順次転送され各回路段の出力S11,S12,…から順次出力される。したがって、このような各回路段の出力をそれぞれANDゲート21およびANDゲート22でクロックバルスのCKとAND操作を行なうことにより、それぞれ信号のRD1(S21),のRD2(S22),…か順次出力される。

【0048】また、シフトレジスタの第2の间路段の人力側のインパータの出力R11とクロックパルス ϕ CKとをORゲート21においてOR演算することにより信号 ϕ TR1(S23)が図3に示すごとく出力される。また、信号 ϕ PGは図示しないインパータまたは図2に示すインパータ1NV21によってクロックパルス ϕ CKを反転することによって得られる。

【0049】なお、垂直走在回路5には読み出し期間に信号 ØRDn, ØTRnを間欠的に供給するため、さらに前記図6に示した回路を基本とするシフトレジスタがもう1系統設けられている。読み出し期間の動作のために2系統のシフトレジスタを設けるのは、それぞれのシフトレジスタを駆動するクロックパルス ØCK から両信号 ØRDn, ØTRnを、図6に示した簡単な回路構成で合成するために必要とされる。

【0050】しかし、これに限らず、1個のシフトレジスタを駆動するためのクロックパルスゆCKの波形を2種類用意し、シフトレジスタを減らすことも可能である。このようにすれば、シフトレジスタの占める面積を小さくすることができ、固体撮像素子の面積を小型化にする事が出来、さらに歩留り向上によるコストの低減もできる。固体撮像素子を設計するときに、その目的により好適な方を選択すればよい。

【0051】以上のような構成を有する固体撮像装置では、例えばスチルビデオカメラなどに使用された場合、シャッタを押す前には固体撮像装置は擬似走査をさせておく。すなわち、走査はするが出力信号は使用しない状態にしておく。そして、図4に示すように、被写体の画像光の撮像に入る前に画素の初期化またはリセットを行なう。この初期化はシャッタが押された直後に行単位で連続的に受光素子をリセットして行なう。

【0052】すなわち、図4に示すように、まず第1行日の受光素子のリセットを行なう。すなわち、全画素共通のリセット制御信号 ϕ PGをローにして全画素のリセットスイッチQRSTijをオンとする。第1行目のみ信号 ϕ PGと同期させて増幅素子QA1jをオンとする

ように第2の垂直走査信号**φRD1**の電圧を前述の電圧 VGHとする。次にリセット制御信号**φPGを**ハイにして、全画素のリセットスイッチQRSTijをオフと し、各画素の増幅素子QAijの制御電極をフローティング状態とする。

【0053】そして、この時垂直走査信号**Ø**TR1により第1行目の転送素子QT1**j**をオンとする。これによって、第1行目全ての受光素子PD1**j**の蓄積電荷を増幅素子QA1**j**の制御電極に転送し、受光素子のイニシャライズが行なわれる。第2行目以下の受光素子のリセット動作も以下順次図4に示すようにして同様に行なわれる。

【0054】このような行単位の受光素子のリセット動作は水平読み出しを行なわないので、全画素のイニシャライズを短時間でかつ少ない消費電力で行なうことができる。

【0055】以上のようにして全画素につき受光素子のイニシャライズを行なった後、各画素により被写体の画像光を撮像し、画像光に対応する画像電荷を各受光素子PDijに蓄積する。そして、撮像信号の読み出しを行なう場合には、図2のシフトレジスタにおけるスタートバルス ØST V をハイにすると共にクロック信号 ØC K V を加えて垂直走査回路 5 のシフト動作を行なわせる。

【0056】そして、リセット制御信号 Ø P Gにより全 画素のリセットスイッチ Q R S T i j をオンにする。また、選択された行に対しては、第2の垂直走査信号 Ø R D の電圧を各画素の増幅素子 Q A i j がオンになって活性化する電圧 V G L とする。この状態で、前記制御信号 Ø P G をオフとしても、増幅素子 Q A i j のゲート澤遊容量によって該増幅素子 Q A i j のゲート電圧は同じ値に保持される。

【0057】したがって、リセット制御信号 Ø P G により全画素のリセットスイッチ Q R S T i j をオフとした後に、第1の垂直走査信号 Ø T R により選択された行の画素の転送素子をオンにする。これによって、フォトダイオード P D i j に蓄積されていた信号電荷が増幅素子Q A i j のゲートに転送され、該増幅素子のゲート電圧が信号に対応して変化する。

【0058】このゲート電圧を増幅素子QAijをソースフォロアとして動作させて各垂直読み出し線LVjに行単位で順次出力する。そして、各垂直読み出し線LVjに接続された読み出しゲートトランジスタQTCjを転送パルスφTによってオンとし、各列の信号の読み出し電荷をそれぞれの別の容量CTjに充電する。また、水平走査直路9においてもスタートパルスφSTHをハイレベルとし、かつクロック信号φCKHを加えることによりシフト動作を行なわせ、各列の水平読み出し用スイッチ素子QHjが順次オンとされる。これによって、各列の読み出し信号が順次水平出力ラインHOUTに供



給されビデオ出力端子から外部に出力される。

[0059]

【発明の効果】以上のように、本発明によれば、電子スチルカメラなどに使用される固体撮像装置において、被写体画像光の撮像の前に短時間で各画素の受光素子のリセットすなわちイニシャライズを行なうことができ、最初の撮像画像から完全な画像信号を読み出すことができる。また、各受光素子のリセットは短時間で行なわれかつ水平読み出しを行なわないので、高速度でリセットが行なわれかつ消費電力も無視できる程少なくなる。このため、例えば電子スチルカメラなどにおいて、動画モードおよび連続撮影モードなどで使用した場合にも、各コマの画像信号として高品質かつ完全な画像信号が得られると共に、各コマの撮影間隔を短くして高速度の撮影を行なうことも可能になる。

【0060】また、本発明によれば、新たなシフトレジスタを追加することなく、AND回路およびOR回路のような簡単な論理回路を、垂直走査回路に従来より使用されている2つのシフトレジスタの内の一方に追加するだけで、イニシャライズリセットが可能となる。従って、大幅な設計変更をすることなく、また、コストを増大させることなく、イニシャライズリセットができる。なお、イニシャライズにおいては、この論理回路を追加した一方のシフトレジスタを使用する。

【図面の簡単な説明】

【図1】本発明の一実施形態に係わる固体撮像素子の概略の構成を示すプロック図である。

【図2】図1の固体撮像装置に使用されるシフトレジス

夕回路の詳細な構成を示す電気回路図である。

【図3】図2のシフトレジスタ回路の動作を説明するための信号波形図である。

【図4】本発明の一実施形態に係わる固体撮像装置の動作を説明するためのタイミング図である。

【図5】一般的な固体撮像装置の詳細な構成を示す電気 回路図である。


【図6】従来の固体撮像装置の走査回路に使用されているシフトレジスタの構成を示す電気回路図である。

【図7】従来の固体撮像装置の動画モードにおける動作 を説明するためのタイミング図である。


【符号の説明】

- 1 画素
- 3 画素部
- 5 垂直走査回路 (VSR)
- 7 水平読み出し部
- 9 水平走查回路(HSR)
- PDij フォトダイオード
- QTij 転送案子
- QAij 增幅素子
- QRSTij リセット素子
- CSVj 定電流源
- QTCj 読み出しゲートトランジスタ
- CTj 蓄積用容量
- QHj 水平読み出し用スイッチ素子
- LVj 垂直読み出し線
- HOUT 水平出力線


【図1】




[ixl 2]




[四3]




[|x|4]



[図5]



【図6】



[|||7]

